



**FINAL EXAMINATION / PEPERIKSAAN AKHIR
SEMESTER 1 – SESSION 2019 / 2020
PROGRAM KERJASAMA**

COURSE CODE : DDWE 1113
KOD KURSUS

COURSE NAME : CIRCUIT THEORY 2 / TEORI LITAR 2
NAMA KURSUS

YEAR / PROGRAMME : 1DDWB/E/K
TAHUN / PROGRAM

DURATION : 2 HOURS 30 MINUTES / 2 JAM 30 MINIT
TEMPOH

DATE : NOVEMBER 2019
TARIKH

INSTRUCTION : ANSWER ALL QUESTIONS / JAWAB SEMUA SOALAN
ARAHAN

(You are required to write your name and your lecturer's name on your answer script)
(Pelajar dikehendaki tuliskan nama dan nama pensyarah pada skrip jawapan)

NAME / NAMA PELAJAR	:
I.C NO. / NO. KPENGENALAN	:
YEAR / PROGRAMME TAHUN / PROGRAM	:
COLLEGE'S NAME NAMA KOLEJ	:
LECTURER'S NAME NAMA PENSYARAH	:

This examination paper consists of 6 pages including the cover
Kertas soalan ini mengandungi 6 muka surat termasuk kulit hadapan



PUSAT PROGRAM KERJASAMA

PETIKAN DARIPADA PERATURAN AKADEMIK ARAHAN AM - PENYELEWENGAN AKADEMIK

1. SALAH LAKU SEMASA PEPERIKSAAN

- 1.1 Pelajar tidak boleh melakukan mana-mana salah laku peperiksaan seperti berikut :-
 - 1.1.1 memberi dan/atau menerima dan/atau memiliki sebarang maklumat dalam bentuk elektronik, bercetak atau apa jua bentuk lain yang tidak dibenarkan semasa berlangsungnya peperiksaan sama ada di dalam atau di luar Dewan Peperiksaan melainkan dengan kebenaran Ketua Pengawas; atau
 - 1.1.2 menggunakan makluman yang diperolehi seperti di atas bagi tujuan menjawab soalan peperiksaan; atau
 - 1.1.3 menipu atau cuba untuk menipu atau berkelakuan mengikut cara yang boleh ditafsirkan sebagai menipu semasa berlangsungnya peperiksaan; atau
 - 1.1.4 lain-lain salah laku yang ditetapkan oleh Universiti (seperti membuat bising, mengganggu pelajar lain, mengganggu Pengawas menjalankan tugasnya).

2. HUKUMAN SALAH LAKU PEPERIKSAAN

- 2.1 Sekiranya pelajar didapati telah melakukan pelanggaran mana-mana peraturan peperiksaan ini, setelah diperakukan oleh Jawatankuasa Peperiksaan Fakulti dan disabitkan kesalahannya, Senat boleh mengambil tindakan dari mana-mana satu yang berikut :-
 - 2.1.1 memberi markah SIFAR (0) bagi keseluruhan keputusan peperiksaan kursus yang berkenaan (termasuk kerja kursus); atau
 - 2.1.2 memberi markah SIFAR (0) bagi semua kursus yang didaftarkan pada semester tersebut.
- 2.2 Jawatankuasa Akademik Fakulti boleh mencadangkan untuk diambil tindakan tata tertib mengikut peruntukan Akta Universiti dan Kolej Universiti, 1971, Kaedah-kaedah Universiti Teknologi Malaysia (Tata tertib Pelajar-pelajar), 1999 bergantung kepada tahap kesalahan yang dilakukan oleh pelajar.
- 2.3 Pelajar yang didapati melakukan kesalahan kali kedua akan diambil tindakan seperti di perkara 2.1.2 dan dicadang untuk diambil tindakan tata tertib mengikut peruntukan Akta Universiti dan Kolej Universiti, 1971, Kaedah-kaedah Universiti Teknologi Malaysia (Tata tertib Pelajar-pelajar), 1999.

Q1. (a) Referring to the circuit in Figure Q1(a),

- (i) find the current i_T .
- (ii) calculate the voltage v_o .
- (iii) state the phase relationship between i_T and v_o .

Merujuk kepada litar dalam Rajah Q1(a),

- (i) cari nilai arus i_T .
- (ii) kira nilai voltan v_o .
- (iii) Nyatakan hubungan fasa di antara i_T dan v_o .




Figure Q1(a) / Rajah Q1(a)

(22 marks/markah)

(b) Find the equivalent impedance of the network in Figure Q1(b) looking from :

- i) terminals ab
- ii) terminals cd.

Cari nilai galangan setara untuk rangkaian dalam Rajah Q1(b) dilihat dari :

- i) terminal ab
- ii) terminal cd.




Figure Q1(b)/Rajah Q1(b)

(4 marks/markah)

- Q2. Referring to Figure Q2, determine the voltage V_x and the current, I using nodal analysis.

Merujuk kepada Rajah Q2, tentukan nilai voltan V_x dan arus I , menggunakan analisis nod.




Figure Q2/ Rajah Q2

(15 marks /markah)

- Q3. Determine the current i , in the circuit of Figure Q3 using superposition theorem.

Tentukan nilai arus i , dalam litar Rajah Q3 menggunakan teorem tindihan.




Figure Q3/ Rajah Q3

(23 marks /markah)

- Q4. Referring to Figure Q4, find the voltage V_o using source transformation method.

Merujuk kepada Rajah Q4, dapatkan voltan V_o menggunakan kaedah transformasi sumber.




Figure Q4 / Rajah Q4

(13 marks /markah)

- Q5. Referring to the circuit in Figure Q5, determine the Thevenin's equivalent circuit as seen from the load impedance Z_L . State the value of Z_L for the occurrence of maximum power transfer.

Merujuk kepada litar dalam Rajah Q5, tentukan litar setara Thevenin sebagaimana dilihat oleh galangan beban Z_L . Nyatakan nilai Z_L untuk penghantaran kuasa maksima berlaku.




Figure Q5 / Rajah Q5

(15 marks/markah)

- Q6. Determine the voltage, V_L in the circuit of Figure Q6.

Tentukan nilai voltan, V_L dalam litar Rajah Q6.




Figure Q6 / Rajah Q6

(8 marks/markah)

Mukasurat ini sengaja dibiarkan kosong

[This page is purposely left blank]

Mukasurat ini sengaja dibiarkan kosong

[This page is purposely left blank]